

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application:

2000年 2月22日

出願番号
Application Number:

特願2000-043756

出願人
Applicant(s):


株式会社半導体エネルギー研究所

CERTIFIED COPY OF
PRIORITY DOCUMENT

2000年12月22日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2000-3106415

【書類名】 特許願

【整理番号】 P004636-02

【提出日】 平成12年 2月22日

【あて先】 特許庁長官 殿

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 小山 潤

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 浅見 宗広

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像表示装置およびその駆動回路

【特許請求の範囲】

【請求項 1】

k 本 (k は 2 以上の整数) の信号線と、複数の走査線と、前記各信号線と前記各走査線が交差する各領域に設けられた複数の画素電極と、該複数の画素電極を駆動するための複数のスイッチング素子と、を有する画素アレイ部と、

前記 k 本の信号線を駆動する信号線駆動回路と、

前記複数の走査線を駆動する走査線駆動回路と、

を有する画像表示装置において、

前記信号線駆動回路は、m ビット (m は自然数) のデジタル映像信号が入力される m 個或いは m の倍数個のシフトレジスタと、該シフトレジスタの出力信号を記憶する n 分の $m \times k$ 個 (n は 2 以上の整数) の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する n 分の k 個の信号線選択回路と、を有することを特徴とする画像表示装置。

【請求項 2】

複数の信号線と、複数の走査線と、前記各信号線と前記各走査線が交差する各領域に設けられた複数の画素電極と、該複数の画素電極を駆動するための複数のスイッチング素子と、を有する画素アレイ部と、

前記複数の信号線を駆動する信号線駆動回路と、

前記複数の走査線を駆動する走査線駆動回路と、

を有する画像表示装置において、

前記信号線駆動回路は、複数ビットのデジタル映像信号が入力される複数個のシフトレジスタと、該シフトレジスタの出力信号を記憶する複数の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する複数の信号線選択回路と、を有し、

前記デジタル映像信号は前記各シフトレジスタに入力され、前記入力されたデ

デジタル映像信号は、前記各シフトレジスタ内を該当する前記記憶回路に出力されるまで順にシフトされ、該シフトされたデジタル映像信号は、ラッチ信号により前記記憶回路に取り込まれる動作を、1 水平走査期間相当の時間内に n 回 (n は 2 以上の整数) 繰り返すことを特徴とする画像表示装置。

【請求項 3】

光の 3 原色である R (赤)、G (緑)、B (青) に対応した 3 本の信号線を単位に 3 の倍数本 (以下、 k 本とする) からなる信号線と、複数の走査線と、前記各信号線と前記各走査線が交差する各領域に設けられた複数の画素電極と、該複数の画素電極を駆動するための複数のスイッチング素子と、を有する画素アレイ部と、

前記 k 本の信号線を駆動する信号線駆動回路と、

前記複数の走査線を駆動する走査線駆動回路と、

を有するカラー表示対応の画像表示装置において、

前記信号線駆動回路は、前記 RGB に対してそれぞれ m ビット (m は自然数) のデジタル映像信号が入力される m 個或いは m の倍数個のシフトレジスタと、該シフトレジスタの出力信号を記憶する n 分の $m \times k$ 個 (n は 3 の倍数) の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する n 分の k 個の信号線選択回路と、を有することを特徴とする画像表示装置。

【請求項 4】

光の 3 原色である R (赤)、G (緑)、B (青) に対応した 3 本の信号線を単位に 3 の倍数本からなる信号線と、複数の走査線と、前記各信号線と前記各走査線が交差する各領域に設けられた複数の画素電極と、該複数の画素電極を駆動するための複数のスイッチング素子と、を有する画素アレイ部と、

前記 3 の倍数本からなる信号線を駆動する信号線駆動回路と、

前記複数の走査線を駆動する走査線駆動回路と、

を有するカラー表示対応の画像表示装置において、

前記信号線駆動回路は、前記 RGB に対してそれぞれ m ビット (m は自然数) のデジタル映像信号が入力される複数のシフトレジスタと、該シフトレジスタ

の出力信号を記憶する複数の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数のD/A変換回路と、該D/A変換回路の出力信号を該当する信号線へ送出する複数の信号線選択回路と、を有し、

1 水平走査期間は第1、第2、第3の期間を有し、

前記第1の期間には、前記Rに対応する前記デジタル映像信号が前記各シフトレジスタに入力され、

前記第2の期間には、前記Gに対応する前記デジタル映像信号が前記各シフトレジスタに入力され、

前記第3の期間には、前記Bに対応する前記デジタル映像信号が前記各シフトレジスタに入力され、

且つ、前記3つの各期間内に、

前記入力されたデジタル映像信号は、前記各シフトレジスタ内を該当する前記記憶回路に出力されるまで順にシフトし、該シフトされたデジタル映像信号は、ラッチ信号により前記記憶回路に取り込まれる動作を、1回或いは複数回行うことを特徴とする画像表示装置。

【請求項5】

請求項1或いは請求項3において、前記D/A変換回路の数は、n分のk個であることを特徴とする画像表示装置。

【請求項6】

請求項1乃至請求項4のいずれか1項において、前記D/A変換回路はランプ型D/A変換回路であることを特徴とする画像表示装置。

【請求項7】

請求項1乃至請求項6のいずれか1項において、前記記憶回路はラッチ回路であることを特徴とする画像表示装置。

【請求項8】

請求項7において、前記ラッチ回路はアナログスイッチおよび保持容量を有することを特徴とする画像表示装置。

【請求項9】

請求項7において、前記ラッチ回路はクロックドインバータを有することを特

徴とする画像表示装置。

【請求項 1 0】

請求項 7 において、前記ラッチ回路はアナログスイッチおよび複数のインバータを有することを特徴とする画像表示装置。

【請求項 1 1】

液晶材料を用いて表示を行う請求項 1 乃至請求項 1 0 のいずれか 1 項に記載の画像表示装置。

【請求項 1 2】

エレクトロルミネッセンス（E L）材料を用いて表示を行う請求項 1 乃至請求項 1 0 のいずれか 1 項に記載の画像表示装置。

【請求項 1 3】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とする携帯電話。

【請求項 1 4】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とするビデオカメラ。

【請求項 1 5】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とするパーソナルコンピュータ。

【請求項 1 6】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とするヘッドマウントディスプレイ。

【請求項 1 7】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とするテレビ。

【請求項 1 8】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とする携帯書籍。

【請求項 1 9】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とする DVD プレーヤー。

【請求項 2 0】

請求項 1 乃至請求項 1 2 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とするデジタルカメラ。

【請求項 2 1】

請求項 1 乃至請求項 1 1 のいずれか 1 項に記載の前記画像表示装置を用いることを特徴とするプロジェクター。

【請求項 2 2】

k 本 (k は 2 以上の整数) の信号線を駆動する画像表示装置の信号線駆動回路において、

前記信号線駆動回路は、m ビット (m は自然数) のデジタル映像信号が入力される m 個或いは m の倍数個のシフトレジスタと、該シフトレジスタの出力信号を記憶する n 分の $m \times k$ 個 (n は 2 以上の整数) の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する n 分の k 個の信号線選択回路と、を有することを特徴とする画像表示装置の駆動回路。

【請求項 2 3】

複数の信号線を駆動する画像表示装置の信号線駆動回路において、

前記信号線駆動回路は、複数ビットのデジタル映像信号が入力される複数個のシフトレジスタと、該シフトレジスタの出力信号を記憶する複数の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する複数の信号線選択回路と、を有し、

前記デジタル映像信号は前記各シフトレジスタに入力され、前記入力されたデジタル映像信号は、前記各シフトレジスタ内を該当する前記記憶回路に出力されるまで順にシフトされ、該シフトされたデジタル映像信号は、ラッチ信号により前記記憶回路に取り込まれる動作を、1 水平走査期間相当の時間内に n 回 (n は 2 以上の整数) 繰り返すことを特徴とする画像表示装置の駆動回路。

【請求項 2 4】

光の 3 原色である R（赤）、G（緑）、B（青）に対応した 3 本の信号線を単位に 3 の倍数本（以下、 k 本とする）からなる信号線を駆動する画像表示装置の信号線駆動回路において、

前記信号線駆動回路は、前記 R G B に対してそれぞれ m ビット（ m は自然数）のデジタル映像信号が入力される m 個或いは m の倍数個のシフトレジスタと、該シフトレジスタの出力信号を記憶する n 分の $m \times k$ 個（ n は 3 の倍数）の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する n 分の k 個の信号線選択回路と、を有することを特徴とする画像表示装置の駆動回路。

【請求項 2 5】

光の 3 原色である R（赤）、G（緑）、B（青）に対応した 3 本の信号線を単位に 3 の倍数本からなる信号線を駆動する画像表示装置の信号線駆動回路において、

前記信号線駆動回路は、前記 R G B に対してそれぞれ m ビット（ m は自然数）のデジタル映像信号が入力される複数のシフトレジスタと、該シフトレジスタの出力信号を記憶する複数の記憶回路と、該記憶回路の出力信号をアナログ信号に変換する複数の D/A 変換回路と、該 D/A 変換回路の出力信号を該当する信号線へ送出する複数の信号線選択回路と、を有し、

1 水平走査期間は第 1、第 2、第 3 の期間を有し、

前記第 1 の期間には、前記 R に対応する前記デジタル映像信号が前記各シフトレジスタに入力され、

前記第 2 の期間には、前記 G に対応する前記デジタル映像信号が前記各シフトレジスタに入力され、

前記第 3 の期間には、前記 B に対応する前記デジタル映像信号が前記各シフトレジスタに入力され、

且つ、前記 3 つの各期間内に、

前記入力されたデジタル映像信号は、前記各シフトレジスタ内を該当する前記記憶回路に出力されるまで順にシフトし、該シフトされたデジタル映像信号は、

ラッチ信号により前記記憶回路に取り込まれる動作を、1回或いは複数回行うことを特徴とする画像表示装置の駆動回路。

【請求項 2 6】

請求項 2 2 或いは請求項 2 4 において、前記 D/A 変換回路の数は、n 分の k 個であることを特徴とする画像表示装置の駆動回路。

【請求項 2 7】

請求項 2 2 乃至請求項 2 5 のいずれか 1 項において、前記 D/A 変換回路はランプ型 D/A 変換回路であることを特徴とする画像表示装置の駆動回路。

【請求項 2 8】

請求項 2 2 乃至請求項 2 7 のいずれか 1 項において、前記記憶回路はラッチ回路であることを特徴とする画像表示装置の駆動回路。

【請求項 2 9】

請求項 2 8 において、前記ラッチ回路はアナログスイッチおよび保持容量を有することを特徴とする画像表示装置の駆動回路。

【請求項 3 0】

請求項 2 8 において、前記ラッチ回路はクロックドインバータを有することを特徴とする画像表示装置の駆動回路。

【請求項 3 1】

請求項 2 8 において、前記ラッチ回路はアナログスイッチおよび複数のインバータを有することを特徴とする画像表示装置の駆動回路。

【請求項 3 2】

請求項 2 2 乃至請求項 3 1 のいずれか 1 項において、前記画像表示装置の駆動回路はポリシリコン薄膜トランジスタで形成されていることを特徴とする画像表示装置の駆動回路。

【請求項 3 3】

請求項 2 2 乃至請求項 3 1 のいずれか 1 項において、前記画像表示装置の駆動回路は単結晶トランジスタで形成されていることを特徴とする画像表示装置の駆動回路。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、デジタル映像信号を入力する画像表示装置とその駆動回路に関し、特にその駆動回路の占有面積を縮小し、さらに、入力されるデジタル映像信号の遅延や波形歪みを低減する画像表示装置の駆動回路に関する。

【 0 0 0 2 】

【従来の技術】

近年ガラス基板上に半導体薄膜を形成した画像表示装置、特に薄膜トランジスタ（以降、T F Tと記す）を使用したアクティブマトリクス型画像表示装置が普及している。T F Tを使用したアクティブマトリクス型画像表示装置（以下、画像表示装置という）は、マトリクス状に配置された数十万から数百万のT F Tを有し、各画素の電荷を制御している。

【 0 0 0 3 】

さらに、最近の技術として、画素を構成する画素T F Tのほかに、画素アレイ部の外側に駆動回路を、T F Tを用いて同時形成するポリシリコンT F T技術が発展しつつある。

【 0 0 0 4 】

また、同時形成される駆動回路もアナログ映像信号対応のものだけでなく、デジタル映像信号に対応したものが実現されている。

【 0 0 0 5 】

画像表示装置の1つであるアクティブマトリクス型液晶表示装置の構成例を図25に示す。図25に示されるように、この液晶表示装置は信号線駆動回路101、走査線駆動回路102、画素アレイ部103、信号線104、走査線105、画素T F T106、液晶107などによって構成されている。

【 0 0 0 6 】

図26は従来例の信号線駆動回路の構成を詳細に説明するものである。また、図27は図26に対するタイミングチャートである。ここでは、 k （水平） $\times 1$ （垂直）の画素を持つ画像表示装置を例に説明する。説明を簡易に行うため、デジタル映像信号が3ビットの場合を例にとるが、実際の画像表示装置ではビット

数は3には限定しない。また、図26、図27では $k = 640$ の具体的例を示した。

【0007】

従来の信号線駆動回路は以下のような構成を有している。それらは、クロック信号（CLK）およびスタートパルス（SP）を入力し、順次パルスをシフトしていくシフトレジスタ、そのシフトレジスタの出力によりデジタル映像信号を順次記憶する第1の記憶回路（LAT1）、第1の記憶回路の出力をラッチ信号（LP）の入力にあわせて記憶する第2の記憶回路（LAT2）、第2の記憶回路の出力をアナログ信号に変換するD/A変換回路（DAC）よりなっている。ここでは、記憶回路はラッチ回路を用いている。

【0008】

そして、シフトレジスタ段数（図26に示すDFFの個数に相当）は $k + 1$ 段となる。シフトレジスタの出力信号は、直接またはバッファを介して、第1の記憶回路（LAT1）の制御信号（SR-001～SR-640）となる。第1の記憶回路（LAT1）は前記制御信号の出力タイミングに合わせて、デジタル映像信号（D0～D2）を記憶する。ここで第1の記憶回路（LAT1）は3（ビット数） $\times k$ （水平信号線数）個必要になる。第2の記憶回路（LAT2）も同じく $3k$ 個必要となる。

【0009】

信号線駆動回路には、シフトレジスタ用クロック信号（CLK）、スタートパルス（SP）、デジタル映像信号（D0～D2）、ラッチ信号（LP）が入力される。シフトレジスタにはまず、スタートパルス（SP）とクロック信号（CLK）が入力され、順次パルスをシフトしていく。シフトレジスタの出力（図26ではSR-001～SR-640）は図27に示すように、クロック信号（CLK）の1周期ずつシフトしたパルスとなる。シフトレジスタの出力信号によって、第1の記憶回路（LAT1）は動作し、そのときに入力されているデジタル映像信号を記憶していく。シフトレジスタのパルスが1ライン分シフトすることによって、1ライン分のデジタル映像信号が第1の記憶回路（LAT1）に記憶される。（図26ではL1-001～L1-640。ただし、簡単のためビットの

区別はせずにまとめて示した。)

【0010】

次に、水平帰線期間に、ラッチ信号(LP)が入力される。このラッチ信号によって、第2の記憶回路(LAT2)が動作し、第1の記憶回路(LAT1)に記憶された映像信号(図26、図27ではL1-001~L1-640)は第2の記憶回路(LAT2)に記憶される。水平帰線期間が終了し、次の水平走査期間になると、再び、シフトレジスタは動作を始める。一方、第2の記憶回路(LAT2)に記憶されていたデジタル映像信号(図26、図27ではL2-001~L2-640。ただし、簡単のためビットの区別はせずにまとめて示した)はD/A変換回路(DAC)でアナログ信号に変換される。このアナログ信号は信号線(図26、図27ではS001~S640)に送出され、さらに走査線駆動回路によりオンされた画素TF Tを介して該当する画素に書き込まれる。

【0011】

以上の動作によって、画像表示装置は画素に映像信号を書き込み、そして表示をおこなう。

【0012】

【発明が解決しようとする課題】

上記にて説明したようなデジタル方式の駆動回路はアナログ方式に比べてその占有面積が非常に大きいという欠点がある。デジタル方式では、信号が“Hi”または“Lo”の2値であらわせるというメリットがあるが、その代わりデータ量が膨大になり、画像表示装置を構成する上で、小型化という観点から大きな妨げとなっている。画像表示装置の面積の増加は、その製造原価の増加をまねき、製造企業の収益を悪化させるという問題点がある。

【0013】

また、近年扱う情報量の急激な増加に伴い、画素数の増大化および画素の精細化が図られている。しかし、画素数の増加にあわせて、駆動回路も増加していくことになり更なる駆動回路の面積の縮小が望まれている。

【0014】

ここで、一般に用いられているコンピュータの表示解像度の例を画素数と規格

名とによって以下に示す。

画素数	規格名
6 4 0 × 4 8 0	V G A
8 0 0 × 6 0 0	S V G A
1 0 2 4 × 7 6 8	X G A
1 2 8 0 × 1 0 2 4	S X G A
1 6 0 0 × 1 2 0 0	U X G A

【0015】

例えば、S X G A規格を例にとった場合、ビット数を8とすると、上述した従来の駆動回路では1 2 8 0本の信号線に対して、第1の記憶回路、第2の記憶回路、D/A変換回路がそれぞれ1 0 2 4 0個必要になる。また、ハイビジョンT V (H D T V) などのような高精細なテレビ受像機が普及し、コンピュータの世界のみならず、A Vの分野においても、高精細な画像が必要になってきている。米国では、地上波デジタル放送がはじまり、日本においても、デジタル放送の時代が始まることになる。デジタル放送では画素数1 9 2 0 × 1 0 8 0のものが有力であり、駆動回路の占める面積縮小が早急に求められている。

【0016】

一方、図26にも示されているように従来のデジタル方式の駆動回路では、デジタル映像信号(D 0 ~ D 2)を供給する信号伝送線は全ての第1の記憶回路(L A T 1)と接続する必要があることから、その配線の引き回しが非常に長くなっている。その結果、寄生容量や抵抗といった信号伝送線への負荷が大きくなり、デジタル映像信号の遅延や波形の歪みが大きくなってしまう。この傾向は、画素数が増大すれば顕著となり、正確なデジタル映像信号に基づく表示が困難になるという問題点が生じる。

【0017】

そこで、本発明は上述の問題点を解決するために、信号線駆動回路の占有面積を削減し、さらに、デジタル映像信号の遅延や波形歪みを低減する技術を提供するものである。

【0018】

【課題を解決するための手段】

信号線駆動回路内の記憶回路やD/A変換回路を n 本（ n は2以上の自然数）の信号線で共有する。1水平走査期間を n 個に分割し、その分割された各期間に、記憶回路やD/A変換回路がそれぞれ異なる信号線に対して処理を行うことで、全ての信号線を従来例と同等に駆動することができる。こうして信号線駆動回路内の記憶回路やD/A変換回路を従来例の n 分の1にすることが可能となる。なお、本明細書においては、信号線や走査線に対して、画像を表示させるために適切な処理を行うことを「信号線を駆動する」或いは「走査線を駆動する」と表現する。

【0019】

また、デジタル映像信号はシフトレジスタに直接入力され、シフトレジスタ内を順次シフトさせ所望の位置まで達したらクロック信号の入力を中止し信号をシフトさせるのをやめ、その位置で信号を保持させる。次のデジタル映像信号とクロック信号の入力が始まる前にラッチ信号を入力することでシフトレジスタに保持されていた信号を記憶回路に転送することで、従来例の第2の記憶回路までと同等の動作を行うことができる。このようにデジタル映像信号を直接シフトレジスタに入力することで、デジタル映像信号を供給する信号伝送線を短くし、また、接続するゲート数が数千から数個になるのでゲート容量が劇的に小さくなり、抵抗と寄生容量を減少させることが可能となる。

【0020】

【発明の実施の形態】

ここでは、一般に水平方向と垂直方向の画素数をそれぞれ k 、 l とした画像表示装置を例にとって説明する。本実施形態では、デジタル映像信号を3ビットとして説明するが、本発明は3ビットに限らず、6ビット、8ビットまたはそれ以外のビット数についても有効である。また、以下の説明において、1つのD/A変換回路で何本の信号線を駆動するかを示すパラメータとして n を用いるが、水平方向の画素数 k が n の倍数でないときは、 k に適当に数字を足して n の倍数にしたものを新たに k と定義するものとする。この場合、付け加えた画素を仮想的なものとして取り扱えば実際の動作には何も支障をきたさない。

【 0 0 2 1 】

以下に本実施形態の構成について説明し、次に、本実施形態の動作について説明する。図 1 に本実施形態の信号線駆動回路例を、図 2 にはその動作タイミングを示す。ただし、図 1、図 2 では $k = 640$ の具体例を示している。以下では、一般的な説明として k などの記号を用いるが、[] 内には図 1、図 2 に対応した具体的な数字を示すことにする。なお、走査線駆動回路の構成、画素アレイ部の構成は従来例と同じである。

【 0 0 2 2 】

本実施形態の信号線駆動回路は、ディレイ型フリップフロップ (DFF) から成る 3 個のシフトレジスタ (第 1 ～ 第 3 のシフトレジスタ) と、記憶回路 (LAT) と、D/A 変換回路 (DAC) と、信号線選択回路 10a とを有している。従来例ではシフトレジスタへスタートパルスを入力するが、本実施形態ではスタートパルスではなくデジタル映像信号を入力する。また、各記憶回路 (LAT) へはラッチ信号 (LP) が入力される。D/A 変換回路 (DAC) は n 本の信号線を駆動し、信号線選択回路 10a により適切な信号線に D/A 変換回路の出力を書き込む。ただし、図 1、図 2 では $n = 4$ の具体例を示した。

【 0 0 2 3 】

図 1 から判るように、3 個のシフトレジスタは、DFF が合計 $3 \times ((k/n) + 1)$ 段 [483 段]、記憶回路 (LAT) が $3k/n$ 個 [480 個]、そして D/A 変換回路 (DAC) が k/n 個 [160 個] で構成されている。

【 0 0 2 4 】

次にその動作について、図 2 を参照しながら説明する。各シフトレジスタにはそれぞれ異なるビットのデジタル映像信号 ($D0 \sim D2$) と、クロック信号 (CLK) が入力される。1 水平走査期間には 1 ライン全ての信号線に対応するデジタル映像信号が時間経過と共に順次入力される。従って、 $D0$ 、 $D1$ 、 $D2$ は、それぞれ個々の信号線に対応したデジタル映像信号から構成されている。1 水平走査期間に時間経過と共に入力されるデジタル映像信号の並び順は、従来例と異なり、対応する信号線の番号によって表すと「($k - n + 1$, $k - 2n + 1$, ..., $n + 1$, 1)、($k - n + 2$, $k - 2n + 2$, ..., $n + 2$, 2)、($k - n +$

3、 $k-2n+3$ 、 \dots 、 $n+3$ 、3)、 \dots 、(k 、 $k-2n$ 、 \dots 、 $2n$ 、 n)」
 [(637、633、 \dots 、5、1)、(638、634、 \dots 、6、2)、(639、635、 \dots 、7、3)、(640、636、 \dots 、8、4)]となる。ここで、括弧“()”はサブグループを表す。各シフトレジスタは入力されたデジタル映像信号をクロック信号(CLK)と同期をとりながら順次シフトさせる〔SR-001～SR-160に示す〕。

【0025】

1水平走査期間に記憶回路(LAT)にラッチ信号(LP)を n 回入力する。
 本実施形態では以下のタイミングでラッチ信号を入力する。

【0026】

まず、第1番目のサブグループ内で信号線の番号が $k-n+1$ 〔637〕に対応するデジタル映像信号が k/n 段目〔160段目〕のDFFから出力されたら、クロック信号を一時的に止めて各DFFからの出力を固定させる。この時、第1回目のラッチ信号(LP)を入力し、シフトレジスタの各DFFの出力を各記憶回路(LAT)に記憶させる。この動作で、信号線の番号「1、 $n+1$ 、 $2n+1$ 、 \dots 、 $k-n+1$ 」〔1、5、9、 \dots 、637〕に対応するデジタル映像信号が記憶回路(LAT)に転送されたことになる。

【0027】

その後、第2番目のサブグループのデジタル映像信号と、クロック信号を入力し、信号線の番号が $k-n+2$ 〔638〕に対応するデジタル映像信号が k/n 段目〔160段目〕のDFFから出力されたら、クロック信号を一時的に止めて各DFFからの出力を固定させる。この時、第2回目のラッチ信号(LP)を入力し、シフトレジスタの各DFFの出力を各記憶回路(LAT)に記憶させる。この動作で、信号線の番号「2、 $n+2$ 、 $2n+2$ 、 \dots 、 $k-n+2$ 」〔2、6、10、 \dots 、638〕に対応するデジタル映像信号が記憶回路(LAT)に転送されたことになる。

【0028】

以降も同様な操作を繰り返し、最後の第 n 番目のサブグループ内で信号線の番号が k 〔640〕に対応するデジタル映像信号が k/n 段目〔160段目〕のD

FFから出力されたら、クロック信号を一時的に止めて各DFFからの出力を固定させる。この時、第 n 回目〔4回目〕のラッチ信号(LP)を入力し、シフトレジスタの各DFFの出力を各記憶回路(LAT)に記憶させる。この動作で、信号線の番号「 n 、 $2n$ 、 $3n$ 、…、 k 」〔「4、8、12、…、640」〕に対応するデジタル映像信号が記憶回路(LAT)に転送されたことになる。

【0029】

以上のようなラッチ信号(LP)の入力により、信号線一行分全てのデジタル映像信号を記憶回路(LAT)に転送したことになる。

【0030】

記憶回路(LAT)の出力はD/A変換回路に入力され、3ビットのデジタル信号はアナログ信号に変換される。変換されたアナログ信号は、信号線選択回路10aを経由して適切な信号線へ書き込まれる。以下に、この書き込みタイミングについて説明する。

【0031】

1 水平走査期間に、上記のように記憶回路(LAT)も n 回記憶動作を繰り返す。従って、ある信号線に対応するデジタル映像信号が、記憶回路(LAT)に記憶されている間に対応する信号線を選択し書き込みを終了しなければならない。

【0032】

まず、第1番目のサブグループである信号線の番号「1、 $n+1$ 、 $2n+1$ 、…、 $k-n+1$ 」〔「1、5、9、…、637」〕に対応するデジタル映像信号が記憶回路(LAT)に記憶されている期間内に、第1の制御信号(SS1)を入力し、各信号線選択回路10aは「1、 $n+1$ 、 $2n+1$ 、…、 $k-n+1$ 」〔「1、5、9、…、637」〕番目の信号線をそれぞれ選択する。

【0033】

次に、記憶回路内(LAT部)のデータが一新され、第2番目のサブグループである信号線の番号「2、 $n+2$ 、 $2n+2$ 、…、 $k-n+2$ 」〔「2、6、10、…、638」〕に対応するデジタル映像信号が記憶回路(LAT)に記憶されている期間内に、第2の制御信号(SS2)を入力し、各信号線選択回路10a

は「 $2, n+2, 2n+2, \dots, k-n+2$ 」[「 $2, 6, 10, \dots, 638$ 」] 番目の信号線をそれぞれ選択する。

【0034】

一般に、 i を自然数として、第 i 番目のサブグループである信号線の番号「 $i, n+i, 2n+i, \dots, k-n+i$ 」に対応するデジタル映像信号が記憶回路 (LAT) に記憶されている期間内に、第 i の制御信号 (SS i) を入力し、各信号線選択回路 10a は「 $i, n+i, 2n+i, \dots, k-n+i$ 」番目の信号線をそれぞれ選択する。

【0035】

このようにして、1 水平走査期間に n 回、信号線選択回路 10a に制御信号パルスを入力することにより適切な信号線に D/A 変換回路の出力を書き込むことが可能となる。

【0036】

なお、記憶回路 (LAT) の出力と D/A 変換回路の間に、バッファ回路、レベルシフト回路、出力の期間を制限するイネーブル回路などを入れても良い。また、デジタル映像信号の入力並び順は、上記の順に限定されない。この並び順は、信号線選択回路の動作方法やシフトレジスタの動作方向 (デジタル映像信号の入力接続位置) 等により決定される。

【0037】

本実施形態では、3 ビットのデジタル映像信号が分割なしに入力される場合を示したが、シフトレジスタの動作周波数を低くするために入力されるデジタル映像信号を分割してもよい。この場合、合計で 3 ビット \times 分割数分の信号伝送線が入力され、同数のシフトレジスタが必要になる。なお、個々のシフトレジスタに含まれる DFF の数は分割された数に対応して減少する。

【0038】

以上の実施形態において、D/A 変換回路はランプ型 D/A 変換回路を用いても良い。その場合、D/A 変換回路の個数は k/n とは限定されない。

【0039】

【実施例】

(実施例 1)

本実施例では、水平方向の画素数を 1 0 2 4、垂直方向の画素数を 7 6 8 の X G A 規格である画像表示装置を例にとって説明する。本実施例では、デジタル映像信号を 3 ビットとして説明するが、本発明は 3 ビットに限らず、6 ビット、8 ビットまたはそれ以外のビット数についても有効である。また、1 つの D / A 変換回路で 4 本の信号線を駆動する場合を例にとる。

【 0 0 4 0 】

以下に、本実施例の構成について説明し、次に、本実施例の動作について説明する。

【 0 0 4 1 】

図 3 に本実施例による信号線駆動回路を示す。走査線駆動回路の構成、画素アレイ部の構成は従来と同じであるのでこれらについての説明は省略する。本実施例の信号線駆動回路は 2 5 7 段の D F F から成るシフトレジスタが 3 個（第 1 ～ 第 3 のシフトレジスタ）と、 $2 5 6 \times 3$ （ビット数）の記憶回路（L A T）と、2 5 6 個の D / A 変換回路と、2 5 6 個の信号線選択回路 1 0 b を有している。

【 0 0 4 2 】

それぞれのシフトレジスタにはクロック信号（C L K）は共通に入力されるが、第 1 ビット目のデジタル映像信号（D 0）は第 1 のシフトレジスタへ、第 2 ビット目のデジタル映像信号（D 1）は第 2 のシフトレジスタへ、第 3 ビット目のデジタル映像信号（D 2）は第 3 のシフトレジスタへ入力される。記憶回路（L A T）には、ラッチ信号（L P）が、信号線選択回路 1 0 b には 4 つの制御信号（S S 1 ～ S S 4）がそれぞれ入力される。なお、本実施例では図 1 の場合と異なりデジタル映像信号を供給する信号伝送線等が信号線駆動回路の右側から入力されている。

【 0 0 4 3 】

次にその動作について、図 4 を参照しながら説明する。各シフトレジスタには対応するデジタル映像信号（D i（ $i = 0 \sim 2$ ））とクロック信号（C L K）が入力される。各シフトレジスタは入力されたデジタル映像信号（D i）を順次右から左へシフトさせる。この様子を図 4 の S R - 2 5 6、S R - 2 5 5、…、S

R-001に示す。時間経過と共に入力されるデジタル映像信号の並び順を、対応する信号線の番号によって表すと「(1、5、…、1017、1021)、(2、6、…、1018、1022)、(3、5、…、1019、1023)、(4、8、…、1020、1024)」となる。ここで、括弧“()”はサブグループを表す。本実施例では図1と異なりデジタル映像信号が右から左へシフトすることから、その映像信号の並び順も図2で示したものと異なりサブグループ内では昇順になる。

【0044】

1 水平走査期間に記憶回路(LAT)部に入力されるラッチ信号(LP)を4回入力する。本実施例では以下のタイミングでラッチ信号を入力する。

【0045】

まず、第1番目のサブグループ内で信号線の番号が「1」に対応するデジタル映像信号が、1段目のDFF(図3では最左列のDFFをゼロ段目とする)から出力されたら、クロック信号を一時的に止めて各DFFからの出力を固定させる。この時、第1回目のラッチ信号(LP)を入力し、シフトレジスタの各DFFの出力を各記憶回路(LAT)に記憶させる。この動作で、信号線の番号「1、5、…、1017、1021」に対応するデジタル映像信号が記憶回路(LAT)に転送されると同時にD/A変換回路にはそれらの信号が出力される。

【0046】

その後、第2番目のサブグループのデジタル映像信号と、クロック信号を入力し、信号線の番号が「2」に対応するデジタル映像信号が1段目のDFFから出力されたら、クロック信号を一時的に止めて各DFFからの出力を固定させる。この時、第2回目のラッチ信号(LP)を入力し、シフトレジスタの各DFFの出力を各記憶回路(LAT)に記憶させる。この動作で、信号線の番号「2、6、…、1018、1022」に対応するデジタル映像信号が記憶回路(LAT)に転送されると同時にD/A変換回路にはそれらの信号が出力される。

【0047】

次に、第3番目のサブグループのデジタル映像信号と、クロック信号を入力し、信号線の番号が「3」に対応するデジタル映像信号が1段目のDFFから出力さ

れたら、クロック信号を一時的に止めて各 D F F からの出力を固定させる。この時、第 3 回目のラッチ信号 (L P) を入力し、シフトレジスタの各 D F F の出力を各記憶回路 (L A T) に記憶させる。この動作で、信号線の番号「3、5、…、1 0 1 9、1 0 2 3」に対応するデジタル映像信号が記憶回路 (L A T) に転送されると同時に D / A 変換回路にはそれらの信号が出力される。

【 0 0 4 8 】

最後に、第 4 番目のサブグループのデジタル映像信号と、クロック信号を入力し、信号線の番号が「4」に対応するデジタル映像信号が 1 段目の D F F から出力されたら、クロック信号を一時的に止めて各 D F F からの出力を固定させる。この時、第 4 回目のラッチ信号 (L P) を入力し、シフトレジスタの各 D F F の出力を各記憶回路 (L A T) に記憶させる。この動作で、信号線の番号「4、8、…、1 0 2 0、1 0 2 4」に対応するデジタル映像信号が記憶回路 (L A T) に転送されると同時に D / A 変換回路にはそれらの信号が出力される。

【 0 0 4 9 】

以上のようなラッチ信号の入力により、信号線一行分全てのデジタル映像信号を記憶回路 (L A T) に転送したことになる。

【 0 0 5 0 】

D / A 変換回路に入力された、3 ビットのデジタル信号はアナログ信号に変換される。変換されたアナログ信号は、信号線選択回路 1 0 b を経由して適切な信号線へ書き込まれる。以下に、この書き込みタイミングについて説明する。

【 0 0 5 1 】

1 水平走査期間に、記憶回路 (L A T) は 4 回記憶動作を繰り返す。従って、ある信号線に対応するデジタル映像信号が、記憶回路 (L A T) に記憶されている間に対応する信号線を選択し書き込みを終了しなければならない。

【 0 0 5 2 】

まず、第 1 番目のサブグループである信号線の番号「1、5、…、1 0 1 7、1 0 2 1」に対応するデジタル映像信号が記憶回路 (L A T) に記憶されている期間内に、第 1 の制御信号 (S S 1) を入力し、各信号線選択回路 1 0 b は「1、5、…、1 0 1 7、1 0 2 1」番目の信号線をそれぞれ選択する。

【0053】

次に、第2番目のサブグループである信号線の番号「2、6、…、1018、1022」に対応するデジタル映像信号が記憶回路（LAT）に記憶されている期間内に、第2の制御信号（SS2）を入力し、各信号線選択回路10bは「2、6、…、1018、1022」番目の信号線をそれぞれ選択する。

【0054】

さらに、第3番目のサブグループである信号線の番号「3、5、…、1019、1023」に対応するデジタル映像信号が記憶回路（LAT）に記憶されている期間内に、第3の制御信号（SS3）を入力し、各信号線選択回路10bは「3、5、…、1019、1023」番目の信号線をそれぞれ選択する。

【0055】

最後に、第4番目のサブグループである信号線の番号「4、8、…、1020、1024」に対応するデジタル映像信号が記憶回路（LAT）に記憶されている期間内に、第4の制御信号（SS4）を入力し、各信号線選択回路10bは「4、8、…、1020、1024」番目の信号線をそれぞれ選択する。

【0056】

このようにして、1水平走査期間に4回、信号線選択回路10bに制御信号パルスを入力することにより適切な信号線にD/A変換回路の出力を書き込むことが可能となる。

【0057】

なお、記憶回路（LAT）の出力とD/A変換回路の間に、バッファ回路、レベルシフト回路、出力の期間を制限するイネーブル回路などを入れても良い。また、デジタル映像信号の入力並び順は、上記の順に限定されない。この並び順は、信号線選択回路の動作方法やシフトレジスタの動作方向（デジタル映像信号の入力接続位置）等により決定される。例えば、デジタル映像信号の入力において信号線駆動回路の左右のどちらへ入力するかにより上記サブグループ内の信号の並び順が逆になることは既に述べた。また、上記において信号線選択回路10bの第1の制御信号（SS1）と第4の制御信号（SS4）のパルスを入力するタイミングを入れ替えた場合、デジタル映像信号の入力並び順も、第1番目のサブ

グループと第4番目のサブグループを入れ替えたものとなる。

【0058】

記憶回路の具体例を図5に示す。図5（A）はクロックドインバータを用いたものであり、図5（B）はSRAM型のものであり、図5（C）はDRAM型のものである。これらは代表例であり、本発明はこれらの形式に限定されない。

【0059】

以上のように、本発明では、シフトレジスタの個数は増えるものの1個当たり従来の4分の1の回路数からなるシフトレジスタ、従来の8分の1の記憶回路、従来の4分の1のD/A変換回路で画像表示装置を駆動することができ、駆動回路の占有面積および、素子数の大幅な削減が可能となる。また、デジタル映像信号を直接シフトレジスタに入力するので、デジタル映像信号を供給する信号伝送線を短くし、また、接続されるゲート容量が劇的に小さくなり、抵抗と寄生容量を減少させることが可能となる。

【0060】

（実施例2）

本実施例では、D/A変換回路にランプ方式のD/A変換回路を採用した場合の例を示す。図6にランプ方式のD/A変換回路を用いた場合の信号線駆動回路の概略図を示す。なお、本実施例でもXGA規格の画像表示装置で3ビットのデジタル映像信号に対応した場合を説明するが、本発明は3ビットに限らず、それ以外のビット数に対応した場合やXGA以外の規格の画像表示装置についても有効である。

【0061】

以下に本実施例の構成と動作について説明する。

【0062】

本実施例では、シフトレジスタから記憶回路（LAT）までは実施例1と同じである。記憶回路の下流には、ビット比較パルス幅変換回路（BPC）、アナログスイッチ20、そして信号線選択回路10cを有している。ビット比較パルス幅変換回路（BPC）には、記憶回路（LAT）に記憶されていた3ビットのデジタル映像信号、カウント信号（C0～C2）、セット信号（ST）が入力され

る。アナログスイッチ 20 には、ビット比較パルス幅変換回路の出力 ($PW-i$ 、 i は 001 ~ 256) と、階調電源 (VR) が入力される。信号線選択回路 10c にはアナログスイッチ 20 の出力と制御信号 ($SS1 \sim SS4$) が入力される。

【0063】

図 6 において左から第 i 段目のビット比較パルス幅変換回路 (BPC) の構成例を図 8 に示す。 BPC は排他的論理和ゲート、3 入力 $NAND$ ゲート、インバータ、セットリセットフリップフロップ ($RS-FF$) を有する。図 8 では、 i 段目の記憶回路 (LAT) の出力を、ビットを区別して、 $L-i(0)$ 、 $L-i(1)$ 、 $L-i(2)$ とした。

【0064】

次に、本実施例の動作について説明する。図 6 の回路動作を理解するために必要な信号系の動作タイミングを図 7 に示した。シフトレジスタから記憶回路 (LAT) までの動作は実施例 1 と同じである。また、信号線選択回路 10c に入力される制御信号 ($SS1 \sim SS4$) についても実施例 1 と同じである。信号線選択回路 10c により 4 本の信号線が順次選択されていくたびに、カウント信号 ($C0 \sim C2$)、セット信号 (ST)、階調電源 (VR) が周期的に入力される。これにより信号線全てに情報の書き込みを同等におこなうことができる。

【0065】

ランプ方式 D/A 変換回路の詳細な動作を説明するために、4 本の信号線のうち 1 本が信号線選択回路により選択されている期間の動作タイミングを図 9 に示す。まず、セット信号の入力により $RS-FF30$ がセットされ、出力 $PW-i$ が Hi レベルになる。次に、第 2 のラッチ回路に記憶されていたデジタル映像信号は、排他的論理和ゲートによってカウント信号 ($C0 \sim C2$) とビット毎に比較される。3 ビット全てが一致した場合には、全ての排他的論理和ゲートの出力が Hi レベルになり、その結果、3 入力 $NAND$ ゲートの出力 (反転 $RC-i$) は Lo レベルになる (したがって、 $RC-i$ は Hi レベルになる)。この 3 入力 $NAND$ の出力も $RS-FF30$ に入力され、 $RC-i$ が Hi レベルになるとリセットされ、出力 $PW-i$ が Lo レベルに戻る。図 9 には、3 ビットのデジタル

映像信号 $\{L-i(0), L-i(1), L-i(2)\}$ が $\{0, 0, 1\}$ の場合についての $RC-i$ 、 $PW-i$ 、 $DA-i$ の出力例を示した。こうして、デジタル映像信号の情報はビット比較パルス幅変換回路 (BPC) の出力 $PW-i$ のパルス幅に変換される。

【 0 0 6 6 】

ビット比較パルス幅変換回路 (BPC) の出力 $PW-i$ は、アナログスイッチ 20 の開閉を制御する。アナログスイッチ 20 にはカウント信号 ($C0 \sim C2$) に同期した階段状の電圧レベルをもつ階調電源 (VR) が印加され、BPC の出力 $PW-i$ が Hi レベルの間だけ信号線と導通し、 $PW-i$ が Lo レベルになる瞬間の電圧を信号線に書き込む。

【 0 0 6 7 】

以上の動作により、デジタル映像信号をアナログ信号に変換し、信号線に任意の電位を書き込む。なお、階調電源 (VR) は階段状である必要はなく、連続的に単調に変化するものでもよい。また、ビット比較パルス幅変換回路 (BPC) の出力とアナログスイッチ 20 の間に、バッファ回路、レベルシフト回路などを入れてもよい。

【 0 0 6 8 】

以上のように、本発明では、D/A変換回路としてランプ方式のD/A変換回路を用いることもでき、その回路構成は従来の約4分の1で済み、駆動回路の占有面積および、素子数の大幅な削減が可能となる。

【 0 0 6 9 】

(実施例 3)

本実施例では、水平方向の画素数を 640×3 (RGBの3色)、垂直方向の画素数を480のVGA規格である単板でカラー表示が可能なカラー画像表示装置を例にとって説明する。ただし、R、G、Bは光の3原色である赤、緑、青をそれぞれ示す。本実施例でも、デジタル映像信号を3ビットとして説明するが、本発明は3ビットに限らず、6ビット、8ビットまたはそれ以外のビット数についても有効である。また、1つのD/A変換回路で3本の信号線を駆動する場合を例にとる。

【 0 0 7 0 】

以下に本実施例の構成と動作について説明する。

【 0 0 7 1 】

図 1 0 に本実施例による信号線駆動回路を示す。走査線駆動回路の構成、画素アレイ部の構成は従来と同じであるのでこれらについての説明は省略する。本実施例の信号線駆動回路は 6 4 1 段の D F F から成るシフトレジスタが 3 個（第 1 ～ 第 3 のシフトレジスタ）と、6 4 0 × 3（ビット数）の記憶回路（L A T）と、6 4 0 個の D / A 変換回路と、6 4 0 個の信号線選択回路 1 0 d を有している。

【 0 0 7 2 】

それぞれのシフトレジスタにはクロック信号（C L K）は共通に入力されるが、R G B の第 1 ビット目のデジタル映像信号（D 0）は第 1 のシフトレジスタへ、R G B の第 2 ビット目のデジタル映像信号（D 1）は第 2 のシフトレジスタへ、R G B の第 3 ビット目のデジタル映像信号（D 2）は第 3 のシフトレジスタへ入力される。記憶回路（L A T）には、ラッチ信号（L P）が、信号線選択回路 1 0 d には 3 つの制御信号（S S 1 ～ S S 3）がそれぞれ入力される。なお、本実施例では図 1 の場合と同様にデジタル映像信号を供給する信号伝送線等が信号線駆動回路の左側から入力されている。

【 0 0 7 3 】

次にその動作について、図 1 1 を参照しながら説明する。各シフトレジスタには対応する R G B のデジタル映像信号（D i（i = 0 ～ 2））とクロック信号（C L K）が入力される。各シフトレジスタは入力されたデジタル映像信号（D i）を順次左から右へシフトさせる。この様子を図 1 1 の S R - 0 0 1、S R - 0 0 2、…、S R - 6 4 0 に示す。時間経過と共に入力されるデジタル映像信号の並び順を、図 1 0 で示した対応する信号線の名称によって表すと「（R 6 4 0、R 6 3 9、…、R 0 0 2、R 0 0 1）、（G 6 4 0、G 6 3 9、…、G 0 0 2、G 0 0 1）、（B 6 4 0、B 6 3 9、…、B 0 0 2、B 0 0 1）」となる。ここで、括弧“（ ）”はサブグループを表し、R G B 別にまとめられている。本実施例では図 1 と同様にデジタル映像信号が左から右へシフトすることから、その

映像信号の並び順も図 2 と同様にサブグループ内では降順になる。

【 0 0 7 4 】

1 水平走査期間に記憶回路 (LAT) 部にラッチ信号 (LP) を 3 回入力する。
本実施例では以下のタイミングでラッチ信号を入力する。

【 0 0 7 5 】

まず、第 1 番目の “R” のサブグループ内で信号線「R 6 4 0」に対応するデジタル映像信号が、6 4 0 段目の DFF (図 1 0 では最左列の DFF を 1 段目とする) から出力されたら、クロック信号を一時的に止めて各 DFF からの出力を固定させる。この時、第 1 回目のラッチ信号 (LP) を入力し、シフトレジスタの各 DFF の出力を各記憶回路 (LAT) に記憶させる。この動作で、信号線「R 0 0 1、R 0 0 2、…、R 6 3 9、R 6 4 0」に対応するデジタル映像信号が記憶回路 (LAT) に転送されると同時に D/A 変換回路にはそれらの信号が出力される。

【 0 0 7 6 】

その後、第 2 番目の “G” のサブグループのデジタル映像信号と、クロック信号を入力し、信号線「G 6 4 0」に対応するデジタル映像信号が 6 4 0 段目の DFF から出力されたら、クロック信号を一時的に止めて各 DFF からの出力を固定させる。この時、第 2 回目のラッチ信号 (LP) を入力し、シフトレジスタの各 DFF の出力を各記憶回路 (LAT) に記憶させる。この動作で、信号線「G 0 0 1、G 0 0 2、…、G 6 3 9、G 6 4 0」に対応するデジタル映像信号が記憶回路 (LAT) に転送されると同時に D/A 変換回路にはそれらの信号が出力される。

【 0 0 7 7 】

最後に、第 3 番目の “B” のサブグループのデジタル映像信号と、クロック信号を入力し、信号線「B 6 4 0」に対応するデジタル映像信号が 6 4 0 段目の DFF から出力されたら、クロック信号を一時的に止めて各 DFF からの出力を固定させる。この時、第 3 回目のラッチ信号 (LP) を入力し、シフトレジスタの各 DFF の出力を各記憶回路 (LAT) に記憶させる。この動作で、信号線「B 0 0 1、B 0 0 2、…、B 6 3 9、B 6 4 0」に対応するデジタル映像信号が記憶

回路（LAT）に転送されると同時にD/A変換回路にはそれらの信号が出力される。

【0078】

以上のようなラッチ信号の入力により、信号線一行分全てのデジタル映像信号を記憶回路（LAT）に転送したことになる。

【0079】

D/A変換回路に入力された、3ビットのデジタル信号はアナログ信号に変換される。変換されたアナログ信号は、信号線選択回路10dを經由して適切な信号線へ書き込まれる。以下に、この書き込みタイミングについて説明する。

【0080】

1水平走査期間に、記憶回路（LAT）は3回記憶動作を繰り返す。従って、ある信号線に対応するデジタル映像信号が、記憶回路（LAT）に記憶されている間に対応する信号線を選択し書き込みを終了しなければならない。

【0081】

まず、第1番目の“R”のサブグループである信号線「R001、R002、…、R639、R640」に対応するデジタル映像信号が記憶回路（LAT）に記憶されている期間内に、第1の制御信号（SS1）を入力し、各信号線選択回路10dは「R001、R002、…、R639、R640」の信号線をそれぞれ選択する。

【0082】

次に、第2番目の“G”のサブグループである信号線「G001、G002、…、G639、G640」に対応するデジタル映像信号が記憶回路（LAT）に記憶されている期間内に、第2の制御信号（SS2）を入力し、各信号線選択回路10dは「G001、G002、…、G639、G640」の信号線をそれぞれ選択する。

【0083】

最後に、第3番目の“B”のサブグループである信号線「B001、B002、…、B639、B640」に対応するデジタル映像信号が記憶回路（LAT）に記憶されている期間内に、第3の制御信号（SS3）を入力し、各信号線選択

回路 1 0 d は「B 0 0 1、B 0 0 2、…、B 6 3 9、B 6 4 0」の信号線をそれぞれ選択する。

【0 0 8 4】

このようにして、1 水平走査期間に R G B に対応して 3 回、信号線選択回路 1 0 d に制御信号パルスを入力することにより適切な信号線に D / A 変換回路の出力を書き込むことが可能となる。

【0 0 8 5】

なお、記憶回路 (L A T) の出力と D / A 変換回路の間に、バッファ回路、レベルシフト回路、出力の期間を制限するイネーブル回路などを入れても良い。また、デジタル映像信号の入力並び順は、上記の順に限定されない。この並び順は、信号線選択回路の動作方法やシフトレジスタの動作方向 (デジタル映像信号の入力接続位置) 等により決定される。例えば、デジタル映像信号の入力において信号線駆動回路の左右のどちらへ入力するかにより上記サブグループ内の信号の並び順が逆になる。また、上記において信号線選択回路 1 0 d の第 1 の制御信号 (S S 1) と第 3 の制御信号 (S S 3) のパルスを入力するタイミングを入れ替えた場合、デジタル映像信号の入力並び順も、第 1 番目の “R” のサブグループと第 3 番目の “B” のサブグループを入れ替えたものとなる。

【0 0 8 6】

以上のように、本発明では、シフトレジスタの個数は増えるものの 1 個当たり従来の 3 分の 1 の回路数からなるシフトレジスタ、従来の 6 分の 1 の記憶回路、従来の 3 分の 1 の D / A 変換回路で画像表示装置を駆動することができ、駆動回路の占有面積および、素子数の大幅な削減が可能となる。また、デジタル映像信号を直接シフトレジスタに入力するので、デジタル映像信号を供給する信号伝送線を短くし、また、接続されるゲート容量が劇的に小さくなり、抵抗と寄生容量を減少させることが可能となる。

【0 0 8 7】

(実施例 4)

本実施例では、実施例 1 ~ 実施例 3 をアクティブマトリクス型液晶表示装置に適用した場合の作成方法例として、画素部のスイッチング素子である画素 T F T

と、画素部の周辺に設けられる駆動回路（信号線駆動回路、走査線駆動回路等）のTFTを同一基板上に作製する方法について工程に従って説明する。但し、説明を簡単にするために、駆動回路部にはその基本構成回路であるCMOS回路を、画素部の画素TFTにはnチャネル型TFTとを、ある経路に沿った断面により図示することにする。

【0088】

まず、図12（A）に示すように、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板400上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜401を形成する。例えば、プラズマCVD法で SiH_4 、 NH_3 、 N_2O から作製される酸化窒化シリコン膜401aを10～200nm（好ましくは50～100nm）形成し、同様に SiH_4 、 N_2O から作製される酸化窒化水素化シリコン膜401bを50～200nm（好ましくは100～150nm）の厚さに積層形成する。本実施例では下地膜401を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。

【0089】

島状半導体層402～406は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層402～406の厚さは25～80nm（好ましくは30～60nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（SiGe）合金などで形成すると良い。

【0090】

レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO₄レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100～400mJ/cm²（代表的

には $200 \sim 300 \text{ mJ/cm}^2$) とする。また、YAG レーザーを用いる場合にはその第 2 高調波を用いパルス発振周波数 $1 \sim 10 \text{ kHz}$ とし、レーザーエネルギー密度を $300 \sim 600 \text{ mJ/cm}^2$ (代表的には $350 \sim 500 \text{ mJ/cm}^2$) とすると良い。そして幅 $100 \sim 1000 \mu\text{m}$ 、例えば $400 \mu\text{m}$ で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率 (オーバーラップ率) を $80 \sim 98\%$ として行う。

【0091】

次いで、島状半導体層 402 ~ 406 を覆うゲート絶縁膜 407 を形成する。ゲート絶縁膜 407 はプラズマ CVD 法またはスパッタ法を用い、厚さを $40 \sim 150 \text{ nm}$ としてシリコンを含む絶縁膜で形成する。本実施例では、 120 nm の厚さの酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマ CVD 法で TEOS (Tetraethyl Orthosilicate) と O_2 とを混合し、反応圧力 40 Pa 、基板温度 $300 \sim 400^\circ\text{C}$ とし、高周波 (13.56 MHz) 電力密度 $0.5 \sim 0.8 \text{ W/cm}^2$ で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後 $400 \sim 500^\circ\text{C}$ の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

【0092】

そして、ゲート絶縁膜 407 上にゲート電極を形成するための第 1 の導電膜 408 と第 2 の導電膜 409 とを形成する。本実施例では、第 1 の導電膜 408 を Ta で $50 \sim 100 \text{ nm}$ の厚さに形成し、第 2 の導電膜 409 を W で $100 \sim 300 \text{ nm}$ の厚さに形成する。

【0093】

Ta 膜はスパッタ法で形成し、Ta のターゲットを Ar でスパッタする。この場合、Ar に適量の Xe や Kr を加えると、Ta 膜の内部応力を緩和して膜の剥離を防止することができる。また、 α 相の Ta 膜の抵抗率は $20 \mu\Omega\text{cm}$ 程度でありゲート電極に使用することができるが、 β 相の Ta 膜の抵抗率は $180 \mu\Omega\text{cm}$ 程度でありゲート電極とするには不向きである。 α 相の Ta 膜を形成するために

、Taの α 相に近い結晶構造をもつ窒化タンタルを10～50nm程度の厚さでTaの下地に形成しておくことと α 相のTa膜を容易に得ることができる。

【0094】

W膜を形成する場合には、Wをターゲットとしたスパッタ法で形成する。その他に6フッ化タングステン(WF₆)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20 $\mu\Omega$ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9～20 $\mu\Omega$ cmを実現することができる。

【0095】

なお、本実施例では、第1の導電膜408をTa、第2の導電膜409をWとしたが、いずれもTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の組み合わせとしては、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をWとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をAlとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をCuとする組み合わせなどがある。

【0096】

次に、レジストによるマスク410～417を形成し、電極及び配線を形成するための第1のエッチング処理を行う。本実施例ではICP(Inductively Coupled Plasma: 誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF₄とCl₂を混合し、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する

。CF₄とCl₂を混合した場合にはW膜及びTa膜とも同程度にエッチングされる。

【0097】

上記エッチング条件では、レジストによるマスクの形状に適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパ部の角度が15°～45°のテーパ形状となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10～20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2～4（代表的には3）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20～50nm程度エッチングされることになる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層419～426（第1の導電層419a～426aと第2の導電層419b～426b）を形成する。418はゲート絶縁膜であり、第1の形状の導電層419～426で覆われない領域は20～50nm程度エッチングされ薄くなった領域が形成される。

【0098】

そして、第1のドーピング処理を行い、n型を付与する不純物元素を添加する。（図12（B））ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を $1 \times 10^{13} \sim 5 \times 10^{14}$ atoms/cm²とし、加速電圧を60～100keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン（P）または砒素（As）を用いるが、ここではリン（P）を用いる。この場合、導電層419～423がn型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域427～431が形成される。第1の不純物領域427～431には $1 \times 10^{20} \sim 1 \times 10^{21}$ atomic/cm³の濃度範囲でn型を付与する不純物元素を添加する。

【0099】

次に、図12（C）に示すように第2のエッチング処理を行う。同様にICPエッチング法を用い、エッチングガスにCF₄とCl₂とO₂を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給し、プラズマを生

成して行う。基板側（試料ステージ）には 5 0 W の R F (13.56MHz) 電力を投入し、第 1 のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件により W 膜を異方性エッチングし、かつ、それより遅いエッチング速度で第 1 の導電層である T a を異方性エッチングして第 2 の形状の導電層 4 3 3 ~ 4 4 0 （第 1 の導電層 4 3 3 a ~ 4 4 0 a と第 2 の導電層 4 3 3 b ~ 4 4 0 b ）を形成する。4 3 2 はゲート絶縁膜であり、第 2 の形状の導電層 4 3 3 ~ 4 3 7 で覆われない領域はさらに 2 0 ~ 5 0 nm 程度エッチングされ薄くなった領域が形成される。

【 0 1 0 0 】

W 膜や T a 膜の CF_4 と Cl_2 の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。W と T a のフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物である WF_6 が極端に高く、その他の WCl_5 、 TaF_5 、 $TaCl_5$ は同程度である。従って、 CF_4 と Cl_2 の混合ガスでは W 膜及び T a 膜共にエッチングされる。しかし、この混合ガスに適量の O_2 を添加すると CF_4 と O_2 が反応して CO と F になり、F ラジカルまたは F イオンが多量に発生する。その結果、フッ化物の蒸気圧が高い W 膜のエッチング速度が増大する。一方、T a は F が増大しても相対的にエッチング速度の増加は少ない。また、T a は W に比較して酸化されやすいので、 O_2 を添加することで T a の表面が酸化される。T a の酸化物はフッ素や塩素と反応しないためさらに T a 膜のエッチング速度は低下する。従って、W 膜と T a 膜とのエッチング速度に差を作ることが可能となり W 膜のエッチング速度を T a 膜よりも大きくすることが可能となる。

【 0 1 0 1 】

そして、図 1 3 (A) に示すように第 2 のドーピング処理を行う。この場合、第 1 のドーピング処理よりもドーズ量を下げて高い加速電圧の条件として n 型を付与する不純物元素をドーピングする。例えば、加速電圧を 7 0 ~ 1 2 0 keV とし、 $1 \times 10^{13}/cm^2$ のドーズ量で行い、図 1 2 (B) で島状半導体層に形成された第 1 の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第 2 の形状の導電層 4 3 3 ~ 4 3 7 を不純物元素に対するマスクとして用い、第 1 の

導電層 4 3 3 a ~ 4 3 7 a の下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第 1 の導電層 4 3 3 a ~ 4 3 7 a と重なる第 3 の不純物領域 4 4 1 ~ 4 4 5 と、第 1 の不純物領域と第 3 の不純物領域との間の第 2 の不純物領域 4 4 6 ~ 4 5 0 とを形成する。n 型を付与する不純物元素は、第 2 の不純物領域で $1 \times 10^{17} \sim 1 \times 10^{19} \text{ atoms/cm}^3$ の濃度となるようにし、第 3 の不純物領域で $1 \times 10^{16} \sim 1 \times 10^{18} \text{ atoms/cm}^3$ の濃度となるようにする。

【 0 1 0 2 】

そして、図 1 3 (B) に示すように、p チャネル型 T F T を形成する島状半導体層 4 0 3 に一導電型とは逆の導電型の第 4 の不純物領域 4 5 4 ~ 4 5 6 を形成する。第 2 の形状の導電層 4 3 4 を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、n チャネル型 T F T を形成する島状半導体層 4 0 2、4 0 4、4 0 5、4 0 6 はレジストマスク 4 5 1 ~ 4 5 3 で全面を被覆しておく。不純物領域 4 5 4 ~ 4 5 6 にはそれぞれ異なる濃度でリンが添加されているが、ジボラン (B_2H_6) を用いたイオンドーブ法により、そのいずれの領域においても不純物濃度を $2 \times 10^{20} \sim 2 \times 10^{21} \text{ atoms/cm}^3$ となるようにする。

【 0 1 0 3 】

以上の工程により、それぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる導電層 4 3 3 ~ 4 3 6 が T F T のゲート電極として機能する。また、4 3 9 は信号線、4 4 0 は走査線、4 3 7 は容量配線、4 3 8 は駆動回路内の配線として機能する。

【 0 1 0 4 】

こうして導電型の制御を目的として図 1 3 (C) に示すように、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーストアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法 (R T A 法) を適用することができる。熱アニール法では酸素濃度が 1 p p m 以下、好ましくは 0. 1 p p m 以下の窒素雰囲気中で 4 0 0 ~ 7 0 0 °C、代表的には 5 0 0 ~ 6 0 0 °C で行うものであり、本実施例では 5 0 0 °C で 4 時間の熱処理を行う。ただし、4 3 3 ~ 4 4 0 に用いた配

線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。

【0105】

さらに、3～100%の水素を含む雰囲気中で、300～450℃で1～12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

【0106】

次いで、第1の層間絶縁膜457は酸化窒化シリコン膜から100～200nmの厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜458を形成する。次いで、コンタクトホールを形成するためのエッチング工程を行う。

【0107】

そして、駆動回路部において島状半導体層のソース領域とコンタクトを形成するソース配線459～461、ドレイン領域とコンタクトを形成するドレイン配線462～464を形成する。また、画素部においては、画素電極466、467、接続電極465を形成する。（図14）この接続電極465により信号線439は、画素TFT504と電気的な接続が形成される。画素電極466は、画素TFTの活性層に相当する島状半導体層405及び保持容量を形成する島状半導体層（図示せず）とそれぞれ電気的な接続が形成される。なお、画素電極467及び保持容量505は隣り合う画素のものである。

【0108】

以上のようにして、nチャネル型TFT501、pチャネル型TFT502、nチャネル型TFT503を有する駆動回路部と、画素TFT504、保持容量505とを有する画素部を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。

【0109】

駆動回路部のnチャネル型TFT501はチャネル形成領域468、ゲート電

極を形成する導電層 4 3 3 と重なる第 3 の不純物領域 4 4 1 (GOLD 領域)、ゲート電極の外側に形成される第 2 の不純物領域 4 4 6 (LDD 領域) とソース領域またはドレイン領域として機能する第 1 の不純物領域 4 2 7 を有している。

p チャンネル型 TFT 5 0 2 にはチャンネル形成領域 4 6 9、ゲート電極を形成する導電層 4 3 4 と重なる第 4 の不純物領域 4 5 6、ゲート電極の外側に形成される第 4 の不純物領域 4 5 5、ソース領域またはドレイン領域として機能する第 4 の不純物領域 4 5 4 を有している。n チャンネル型 TFT 5 0 3 にはチャンネル形成領域 4 7 0、ゲート電極を形成する導電層 4 3 5 と重なる第 3 の不純物領域 4 4 3 (GOLD 領域)、ゲート電極の外側に形成される第 2 の不純物領域 4 4 8 (LDD 領域) とソース領域またはドレイン領域として機能する第 1 の不純物領域 4 2 9 を有している。

【0 1 1 0】

画素部の画素 TFT 5 0 4 にはチャンネル形成領域 4 7 1、ゲート電極を形成する導電層 4 3 6 と重なる第 3 の不純物領域 4 4 4 (GOLD 領域)、ゲート電極の外側に形成される第 2 の不純物領域 4 4 9 (LDD 領域) とソース領域またはドレイン領域として機能する第 1 の不純物領域 4 3 0 を有している。また、保持容量 5 0 5 の一方の電極として機能する半導体層 4 3 1 には第 1 の不純物領域と同じ濃度で、半導体層 4 4 5 には第 3 の不純物領域と同じ濃度で、半導体層 4 5 0 には第 2 の不純物領域と同じ濃度で、それぞれ n 型を付与する不純物元素が添加されており、容量配線 4 3 7 とその間の絶縁層 (ゲート絶縁膜と同じ層) とで保持容量を形成している。

【0 1 1 1】

本実施例は、ブラックマトリクスを用いることなく、画素電極間の隙間を遮光することができるように、画素電極の端部を信号線や走査線と重なるように配置されている。

【0 1 1 2】

また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトリソマスクの数を 5 枚 (島状半導体層パターン、第 1 配線パターン (走査線、信号線、容量配線)、n チャンネル領域のマスクパターン、コンタクトホールパ

ターン、第2配線パターン（画素電極、接続電極含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。

【0113】

（実施例5）

本実施例では、実施例4で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図15を用いる。

【0114】

まず、実施例4に従い、図14の状態のアクティブマトリクス基板を得た後、図14のアクティブマトリクス基板上に配向膜506を形成しラビング処理を行う。

【0115】

一方、対向基板507を用意する。対向基板507にはカラーフィルター層508、509、オーバーコート層510を形成する。カラーフィルター層はTFTの上方で赤色のカラーフィルター層508と青色のカラーフィルター層509とを重ねて形成し遮光膜を兼ねる構成とする。実施例4の基板を用いた場合、少なくともTFTと、接続電極と画素電極との間を遮光する必要があるため、それらの位置を遮光するように赤色のカラーフィルターと青色のカラーフィルターを重ねて配置することが好ましい。

【0116】

また、接続電極465に合わせて赤色のカラーフィルター層508、青色のカラーフィルター層509、緑色のカラーフィルター層511とを重ね合わせてスペーサを形成する。各色のカラーフィルターはアクリル樹脂に顔料を混合したもので1～3 μm の厚さで形成する。これは感光性材料を用い、マスクを用いて所定のパターンに形成することができる。スペーサの高さはオーバーコート層510の厚さ1～4 μm を考慮することにより2～7 μm 、好ましくは4～6 μm とすることができ、この高さによりアクティブマトリクス基板と対向基板とを貼り合わせた時のギャップを形成する。オーバーコート層510は光硬化型または熱硬

化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂などを用いる。

【0117】

スペーサの配置は任意に決定すれば良いが、例えば図15で示すように接続電極上に位置が合うように対向基板に配置すると良い。また、駆動回路部のTFT上にその位置を合わせてスペーサを対向基板上に配置してもよい。このスペーサは駆動回路部の全面に渡って配置しても良いし、ソース配線およびドレイン配線を覆うようにして配置しても良い。

【0118】

オーバーコート層510を形成した後、対向電極512をパターニング形成し、配向膜513を形成した後ラビング処理を行う。

【0119】

そして、画素部と駆動回路部が形成されたアクティブマトリクス基板と対向基板とをシール剤514で貼り合わせる。シール剤514にはフィラーが混入されていて、このフィラーとスペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料515を注入し、封止剤（図示せず）によって完全に封止する。液晶材料515には公知の液晶材料を用いれば良い。このようにして図15に示すアクティブマトリクス型液晶表示装置が完成する。

【0120】

なお、上記の行程により作成されるTFTはトップゲート構造であるが、ボトムゲート構造のTFTやその他の構造のTFTに対しても本発明は適用され得る。

【0121】

また、液晶材料の代わりにエレクトロルミネッセンス（EL：Electro Luminescence）材料を用いた自発光型の画像表示装置であるEL表示装置に対しても本発明は適用され得る。

【0122】

（実施例6）

本実施例では、実施例 1 ～ 実施例 3 を E L 表示装置に適用した場合の作製例について説明する。

【 0 1 2 3 】

図 1 6 (A) は本発明を適用した E L 表示装置の上面図であり、図 1 6 (B) は図 1 6 (A) に示した A - A ' で切断した E L 表示装置の断面図である。図 1 6 (A) において、4 0 1 0 は基板、4 0 1 1 は画素部、4 0 1 2 は信号線駆動回路、4 0 1 3 は走査線駆動回路であり、それぞれの駆動回路は配線 4 0 1 4 ～ 4 0 1 6 を経て F P C 4 0 1 7 に至り、外部機器へと接続される。

【 0 1 2 4 】

このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材 4 6 0 0、シーリング材（ハウジング材ともいう）4 1 0 0、密封材（第 2 のシーリング材）4 1 0 1 が設けられている。

【 0 1 2 5 】

また、図 1 6 (B) に示すように、基板 4 0 1 0、下地膜 4 0 2 1 の上に駆動回路用 T F T（但し、ここでは n チャネル型 T F T と p チャネル型 T F T を組み合わせた C M O S 回路を図示している。）4 0 2 2 及び画素部用 T F T 4 0 2 3（但し、ここでは E L 素子への電流を制御する T F T だけ図示している。）が形成されている。これらの T F T は公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。

【 0 1 2 6 】

公知の作製方法を用いて駆動回路用 T F T 4 0 2 2、画素部用 T F T 4 0 2 3 が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）4 0 2 6 の上に画素部用 T F T 4 0 2 3 のドレインと電氣的に接続する透明導電膜でなる画素電極 4 0 2 7 を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（I T O と呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極 4 0 2 7 を形成したら、絶縁膜 4 0 2 8 を形成し、画素電極 4 0 2 7 上に開口部を形成する。

【 0 1 2 7 】

次に、E L 層 4 0 2 9 を形成する。E L 層 4 0 2 9 は公知の E L 材料（正孔注

入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、E L 材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0128】

本実施例では、シャドーマスクを用いて蒸着法によりE L 層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のE L 表示装置とすることもできる。

【0129】

E L 層4029を形成したら、その上に陰極4030を形成する。陰極4030とE L 層4029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でE L 層4029と陰極4030を連続成膜するか、E L 層4029を不活性雰囲気中で形成し、大気解放しないで陰極4030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。

【0130】

なお、本実施例では陰極4030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはE L 層4029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極4030は4031で示される領域において配線4016に接続される。配線4016は陰極4030に所定の電圧を与えるための電源供給線であり、導電性ペースト材料4032を介してFPC4017に接続される。

【0131】

4 0 3 1 に示された領域において陰極 4 0 3 0 と配線 4 0 1 6 とを電氣的に接続するために、層間絶縁膜 4 0 2 6 及び絶縁膜 4 0 2 8 にコンタクトホールを形成する必要がある。これらは層間絶縁膜 4 0 2 6 のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜 4 0 2 8 のエッチング時（E L 層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜 4 0 2 8 をエッチングする際に、層間絶縁膜 4 0 2 6 まで一括でエッチングしても良い。この場合、層間絶縁膜 4 0 2 6 と絶縁膜 4 0 2 8 が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【 0 1 3 2 】

このようにして形成された E L 素子の表面を覆って、パッシベーション膜 4 6 0 3、充填材 4 6 0 4、カバー材 4 6 0 0 が形成される。

【 0 1 3 3 】

さらに、E L 素子部を囲むようにして、カバー材 4 6 0 0 と基板 4 0 1 0 の内側にシーリング材 4 1 0 0 が設けられ、さらにシーリング材 4 1 0 0 の外側には密封材（第 2 のシーリング材）4 1 0 1 が形成される。

【 0 1 3 4 】

このとき、この充填材 4 6 0 4 は、カバー材 4 6 0 0 を接着するための接着剤としても機能する。充填材 4 6 0 4 としては、PVC（ポリビニルクロライド）、エポキシ樹脂、シリコン樹脂、PVB（ポリビニルブチラル）またはEVA（エチレンビニルアセテート）を用いることができる。この充填材 4 6 0 4 の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【 0 1 3 5 】

また、充填材 4 6 0 4 の中にスペーサーを含有させてもよい。このとき、スペーサーをBaOなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【 0 1 3 6 】

スペーサーを設けた場合、パッシベーション膜 4 6 0 3 はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【0137】

また、カバー材4600としては、ガラス板、アルミニウム板、ステンレス板、FRP (Fiberglass-Reinforced Plastics) 板、PVF (ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材4604としてPVBやEVAを用いる場合、数十 μ mのアルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0138】

但し、EL素子からの発光方向（光の放射方向）によっては、カバー材4600が透光性を有する必要がある。

【0139】

また、配線4016はシーリング材4100および密封材4101と基板4010との隙間を通してFPC4017に電氣的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材4100および密封材4101の下を通してFPC4017に電氣的に接続される。

【0140】

なお本実施例では、充填材4604を設けてからカバー材4600を接着し、充填材4604の側面（露呈面）を覆うようにシーリング材4100を取り付けているが、カバー材4600及びシーリング材4100を取り付けてから、充填材4604を設けても良い。この場合、基板4010、カバー材4600及びシーリング材4100で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（ 10^{-2} Torr以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。

【0141】

（実施例7）

本実施例では、本発明を用いて実施例6とは異なる形態のEL表示装置を作製した例について、図17（A）、図17（B）を用いて説明する。図16（A）

、図 1 6 (B) と同じ番号のものは同じ部分を指しているので説明は省略する。

【 0 1 4 2 】

図 1 7 (A) は本実施例の E L 表示装置の上面図であり、図 1 7 (A) を A - A ' で切断した断面図を図 1 7 (B) に示す。

【 0 1 4 3 】

実施例 6 に従って、E L 素子の表面を覆ってパッシベーション膜 4 6 0 3 までを形成する。

【 0 1 4 4 】

さらに、E L 素子を覆うようにして充填材 4 6 0 4 を設ける。この充填材 4 6 0 4 は、カバー材 4 6 0 0 を接着するための接着剤としても機能する。充填材 4 6 0 4 としては、P V C (ポリビニルクロライド) 、エポキシ樹脂、シリコン樹脂、P V B (ポリビニルブチラル) または E V A (エチレンビニルアセテート) を用いることができる。この充填材 4 6 0 4 の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

【 0 1 4 5 】

また、充填材 4 6 0 4 の中にスペーサーを含有させてもよい。このとき、スペーサーを B a O などからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

【 0 1 4 6 】

スペーサーを設けた場合、パッシベーション膜 4 6 0 3 はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

【 0 1 4 7 】

また、カバー材 4 6 0 0 としては、ガラス板、アルミニウム板、ステンレス板、FRP (F i b e r g l a s s - R e i n f o r c e d P l a s t i c s) 板、P V F (ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材 4 6 0 4 として P V B や E V A を用いる場合、数十 μ m のアルミニウムホイルを P V F フィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

【0148】

但し、EL素子からの発光方向（光の放射方向）によっては、カバー材4600が透光性を有する必要がある。

【0149】

次に、充填材4604を用いてカバー材4600を接着した後、充填材4604の側面（露呈面）を覆うようにフレーム材4601を取り付ける。フレーム材4601はシーリング材（接着剤として機能する）4602によって接着される。このとき、シーリング材4602としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材4602はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材4602の内部に乾燥剤を添加してあっても良い。

【0150】

また、配線4016はシーリング材4602と基板4010との隙間を通してFPC4017に電氣的に接続される。なお、ここでは配線4016について説明したが、他の配線4014、4015も同様にしてシーリング材4602の下を通してFPC4017に電氣的に接続される。

【0151】

なお本実施例では、充填材4604を設けてからカバー材4600を接着し、充填材4604の側面（露呈面）を覆うようにフレーム材4601を取り付けているが、カバー材4600及びフレーム材4601を取り付けてから、充填材4604を設けても良い。この場合、基板4010、カバー材4600及びフレーム材4601で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（ 10^{-2} Torr以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。

【0152】

（実施例8）

ここでEL表示装置における画素部のさらに詳細な断面構造を図18に、上面構造を図19（A）に、回路図を図19（B）に示す。図18、図19（A）及

び図 1 9 (B) では共通の符号を用いるので互いに参照すれば良い。

【0 1 5 3】

図 1 8 において、基板 4 5 0 1 上に設けられたスイッチング用 T F T 4 5 0 2 は公知の方法で形成された n チャネル型 T F T を用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つの T F T が直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成された p チャネル型 T F T を用いて形成しても構わない。

【0 1 5 4】

また、電流制御用 T F T 4 5 0 3 は公知の方法で形成された n チャネル型 T F T を用いる。スイッチング用 T F T 4 5 0 2 のソース配線（信号線）は 3 4 である。そして、スイッチング用 T F T 4 5 0 2 のドレイン配線である 3 5 は配線 3 6 によって電流制御用 T F T のゲート電極 3 7 に電氣的に接続されている。また、3 8 で示される配線は、スイッチング用 T F T 4 5 0 2 のゲート電極 3 9 a、3 9 b を電氣的に接続するゲート配線（走査線）である。

【0 1 5 5】

電流制御用 T F T 4 5 0 3 は E L 素子を流れる電流量を制御する素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用 T F T 4 5 0 3 のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるように L D D 領域を設ける構造は極めて有効である。

【0 1 5 6】

また、本実施例では電流制御用 T F T 4 5 0 3 をシングルゲート構造で図示しているが、複数の T F T を直列につなげたマルチゲート構造としても良い。さらに、複数の T F T を並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱

による劣化対策として有効である。

【0157】

また、図19 (A) に示すように、電流制御用TFT4503のゲート電極37となる配線36は4504で示される領域で絶縁膜を介して、電流制御用TFT4503のドレイン配線40と電氣的に接続された電源供給線4506と重なる。このとき、4504で示される領域ではコンデンサが形成され、電流制御用TFT4503のゲート電極37にかかる電圧を保持するための保持容量として機能する。保持容量4504は、電源供給線4506と電氣的に接続された半導体膜4507、ゲート絶縁膜と同一層の絶縁膜（図示せず）及び配線36との間で形成される。また、配線36、第1層間絶縁膜と同一の層（図示せず）及び電源供給線4506で形成される容量も保持容量として用いることが可能である。なお、電流制御用TFTのドレインは電源供給線（電源線）4506に接続され、常に一定の電圧が加えられている。

【0158】

スイッチング用TFT4502及び電流制御用TFT4503の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成するように画素電極を形成する前に平坦化しておくことが望ましい。

【0159】

また、43は反射性の高い導電膜でなる画素電極（EL素子の陰極）であり、電流制御用TFT4503のドレインに電氣的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

【0160】

また、絶縁膜（好ましくは樹脂）で形成されたバンク44a、44bにより形成された溝（画素に相当する）の中に発光層45が形成される。なお図19 (A)

では、保持容量 4 5 0 4 の位置を明確にするために一部バンクを省略しており、バンク 4 4 a、4 4 b しか図示していないが、電源供給線 4 5 0 6 とソース配線（信号線）3 4 を一部覆うように電源供給線 4 5 0 6 とソース配線（信号線）3 4 の間に設けられている。また、ここでは二画素しか図示していないが、R（赤）、G（緑）、B（青）の各色に対応した発光層を作り分けても良い。発光層とする有機 EL 材料としては π 共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（PPV）系、ポリビニルカルbazol（PVK）系、ポリフルオレン系などが挙げられる。

【0161】

なお、PPV 系有機 EL 材料としては様々な型のものがあるが、例えば「H. S henk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平 1 0 - 9 2 5 7 6 号公報に記載されたような材料を用いれば良い。

【0162】

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は 3 0 ~ 1 5 0 nm（好ましくは 4 0 ~ 1 0 0 nm）とすれば良い。

【0163】

但し、以上の例は発光層として用いることのできる有機 EL 材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて EL 層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。

【0164】

例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機 EL 材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機 EL 材料や無機材料は公知の材料を用いることができる。

【0165】

本実施例では発光層 4 5 の上に P E D O T (ポリチオフェン) または P A n i (ポリアニリン) でなる正孔注入層 4 6 を設けた積層構造の E L 層としている。そして、正孔注入層 4 6 の上には透明導電膜でなる陽極 4 7 が設けられる。本実施例の場合、発光層 4 5 で生成された光は上面側に向かって (T F T の上方に向かって) 放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

【 0 1 6 6 】

陽極 4 7 まで形成された時点で E L 素子 4 5 0 5 が完成する。なお、ここでいう E L 素子 4 5 0 5 は、画素電極 (陰極) 4 3、発光層 4 5、正孔注入層 4 6 及び陽極 4 7 で形成されたコンデンサを指す。図 1 9 (A) に示すように画素電極 4 3 は画素の面積にほぼ一致するため、画素全体が E L 素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【 0 1 6 7 】

ところで、本実施例では、陽極 4 7 の上にさらに第 2 パッシベーション膜 4 8 を設けている。第 2 パッシベーション膜 4 8 としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部と E L 素子とを遮断することであり、有機 E L 材料の酸化による劣化を防ぐ意味と、有機 E L 材料からの脱ガスを抑える意味との両方を併せ持つ。これにより E L 表示装置の信頼性が高められる。

【 0 1 6 8 】

以上のように本発明の E L 表示装置は図 1 8 のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用 T F T と、ホットキャリア注入に強い電流制御用 T F T とを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な E L 表示装置が得られる。

【 0 1 6 9 】

(実施例 9)

本実施例では、実施例 8 に示した画素部において、E L 素子 4 5 0 5 の構造を反転させた構造について説明する。説明には図 2 0 を用いる。なお、図 1 8 の構

造と異なる点はE L素子の部分と電流制御用T F Tだけであるので、その他の説明は省略することとする。

【0 1 7 0】

図2 0において、電流制御用T F T 4 5 0 3は公知の方法で形成されたpチャネル型T F Tを用いる。

【0 1 7 1】

本実施例では、画素電極（陽極）5 0として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

【0 1 7 2】

そして、絶縁膜でなるバンク5 1 a、5 1 bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層5 2が形成される。その上にはカリウムアセチルアセトネート（a c a c Kと表記される）でなる電子注入層5 3、アルミニウム合金でなる陰極5 4が形成される。この場合、陰極5 4がパッシベーション膜としても機能する。こうしてE L素子4 7 0 1が形成される。

【0 1 7 3】

本実施例の場合、発光層5 2で発生した光は、矢印で示されるようにT F Tが形成された基板の方に向かって放射される。

【0 1 7 4】

（実施例1 0）

本実施例では、図1 9（B）に示した回路図とは異なる構造の画素とした場合の例について図2 1（A）～（C）に示す。なお、本実施例において、4 8 0 1はスイッチング用T F T 4 8 0 2のソース配線（信号線）、4 8 0 3はスイッチング用T F T 4 8 0 2のゲート配線（走査線）、4 8 0 4は電流制御用T F T、4 8 0 5は保持容量、4 8 0 6、4 8 0 8は電源供給線、4 8 0 7はE L素子とする。

【0 1 7 5】

図2 1（A）は、二つの画素間で電源供給線4 8 0 6を共通とした場合の例である。即ち、二つの画素が電源供給線4 8 0 6を中心に線対称となるように形成

されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0176】

また、図21(B)は、電源供給線4808をゲート配線(走査線)4803と平行に設けた場合の例である。なお、図21(B)では電源供給線4808とゲート配線(走査線)4803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線4808とゲート配線(走査線)4803とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

【0177】

また、図21(C)は、図21(B)の構造と同様に電源供給線4808をゲート配線(走査線)4803と平行に設け、さらに、二つの画素を電源供給線4808に対し線対称となるように形成する点に特徴がある。また、電源供給線4808をゲート配線(走査線)4803のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

【0178】

(実施例11)

実施例8に示した図19(A)、図19(B)では電流制御用TFT4503のゲートにかかる電圧を保持するために保持容量4504を設ける構造としているが、保持容量4504を省略することも可能である。実施例8の場合、電流制御用TFT4503のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を保持容量4504の代わりとして積極的に用いる点に特徴がある。

【0179】

この寄生容量のキャパシタンスは、上記ゲート電極とLDD領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるLDD領域の

長さによって決まる。

【0180】

また、実施例10に示した図21(A)，(B)，(C)の構造においても同様に、保持容量4805を省略することは可能である。

【0181】

(実施例12)

本実施例では、本発明の駆動方法を用いたアクティブマトリクス型液晶表示装置或いはEL表示装置を組み込んだ電子機器について説明する。これらの電子機器には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図23～図25に示す。ただし、アクティブマトリクス型液晶表示装置については、図23、図24、図25が適用され、EL表示装置については、図23、図24が適用される。

【0182】

図23(A)は携帯電話であり、本体9001、音声出力部9002、音声入力部9003、表示部9004、操作スイッチ9005、アンテナ9006から構成されている。本発明は表示部9004に適用することができる。

【0183】

図23(B)はビデオカメラであり、本体9101、表示部9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本発明は表示部9102に適用することができる。

【0184】

図23(C)はパーソナルコンピュータの一種であるモバイルコンピュータ或いは携帯型情報端末であり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示部9205で構成されている。本発明は表示部9205に適用することができる。

【0185】

図23(D)はヘッドマウントディスプレイ（ゴーグル型ディスプレイ）であり、本体9301、表示部9302、アーム部9303で構成される。本発明は

表示部 9 3 0 2 に適用することができる。

【 0 1 8 6 】

図 2 3 (E) はテレビであり、本体 9 4 0 1、スピーカ 9 4 0 2、表示部 9 4 0 3、受信装置 9 4 0 4、増幅装置 9 4 0 5 等で構成される。本発明は表示部 9 4 0 2 に適用することができる。

【 0 1 8 7 】

図 2 3 (F) は携帯書籍であり、本体 9 5 0 1、表示部 9 5 0 2、記憶媒体 9 5 0 4、操作スイッチ 9 5 0 5、アンテナ 9 5 0 6 から構成されており、ミニディスク (MD) や DVD (D i g t i a l V e r s a t i l e D i s c) に記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示部 9 5 0 2 に適用することができる。

【 0 1 8 8 】

図 2 4 (A) はパーソナルコンピュータであり、本体 9 6 0 1、画像入力部 9 6 0 2、表示部 9 6 0 3、キーボード 9 6 0 4 で構成される。本発明は表示部 9 6 0 3 に適用することができる。

【 0 1 8 9 】

図 2 4 (B) はプログラムを記録した記録媒体 (以下、記録媒体と呼ぶ) を用いるプレーヤーであり、本体 9 7 0 1、表示装置 9 7 0 2、スピーカ部 9 7 0 3、記録媒体 9 7 0 4、操作スイッチ 9 7 0 5 で構成される。なお、この装置は記録媒体として DVD、CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部 9 7 0 2 に適用することができる。

【 0 1 9 0 】

図 2 4 (C) はデジタルカメラであり、本体 9 8 0 1、表示部 9 8 0 2、接眼部 9 8 0 3、操作スイッチ 9 8 0 4、受像部 (図示しない) で構成される。本発明は表示部 9 8 0 2 に適用することができる。

【 0 1 9 1 】

図 2 4 (D) は片眼のヘッドマウントディスプレイであり、表示部 9 9 0 1、ヘッドマウント部 9 9 0 2 で構成される。本発明は表示部 9 9 0 1 に適用することができる。

【0192】

図25 (A) はフロント型プロジェクターであり、投射装置3601、スクリーン3602で構成される。

【0193】

図25 (B) はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704で構成される。

【0194】

なお、図25 (C) は、図25 (A) 及び図25 (B) 中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804～3806、ダイクロイックミラー3803、プリズム3807、液晶表示部3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、これに限定されず、例えば単板式であってもよい。また、図25 (C) 中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。本発明は液晶表示部3808に適用することができる。

【0195】

また、図25 (D) は、図25 (C) 中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図25 (D) に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

【0196】

以上の様に、本発明の適用範囲はきわめて広く、画像表示装置を用いるあらゆる分野の電子機器に適用することが可能である。

【0197】

【発明の効果】

本発明による画像表示装置の駆動回路は、信号線駆動回路の面積を大幅に縮小でき、画像表示装置の小型化に有効であり、且つ、デジタル映像信号の配線に寄生する抵抗や容量を減少させ、駆動回路の動作マージンを大きくする。これらは、画像表示装置のコスト低減、歩留まり向上に効果がある。

【図面の簡単な説明】

- 【図 1】 本実施形態の信号線駆動回路の構成例を示す図である。
- 【図 2】 図 1 の信号線駆動回路の動作タイミングを示す図である。
- 【図 3】 実施例 1 の信号線駆動回路の構成を示す図である。
- 【図 4】 図 3 の信号線駆動回路の動作タイミングを示す図である。
- 【図 5】 ラッチ回路の例を示す図である。
- 【図 6】 実施例 2 の信号線駆動回路の構成を示す図である。
- 【図 7】 図 6 の駆動回路の動作タイミングを示す図である。
- 【図 8】 ビット比較パルス幅変換回路（B P C）の構成を示す図である。
- 【図 9】 ランプ方式 D / A 変換回路の動作を説明する図である。
- 【図 1 0】 実施例 3 の信号線駆動回路の構成を示す図である。
- 【図 1 1】 図 1 0 の駆動回路の動作タイミングを示す図である。
- 【図 1 2】 T F T の作製工程を示す断面図である。
- 【図 1 3】 T F T の作製工程を示す断面図である。
- 【図 1 4】 アクティブマトリクス基板断面図である。
- 【図 1 5】 アクティブマトリクス型液晶表示装置の断面構造図を示す図である。
- 【図 1 6】 E L 表示装置の作製例を示す図である。
- 【図 1 7】 E L 表示装置の作製例を示す図である。
- 【図 1 8】 E L 表示装置の作製例を示す図である。
- 【図 1 9】 E L 表示装置の作製例を示す図である。
- 【図 2 0】 E L 表示装置の作製例を示す図である。
- 【図 2 1】 E L 表示装置の作製例を示す図である。
- 【図 2 2】 本発明を用いた電子機器の一例を示す図である。

【図 2 3】 本発明を用いた電子機器の一例を示す図である。

【図 2 4】 投影型液晶表示装置の構成を示す図である。

【図 2 5】 アクティブマトリクス型液晶表示装置の構成図である。

【図 2 6】 従来のデジタル方式の信号線駆動回路の構成図である。

【図 2 7】 従来のデジタル方式の信号線駆動回路のタイミングチャートを示す図である。


【符号の説明】

- 1 0 (a ~ d) 信号線選択回路
- 2 0 アナログスイッチ
- 3 0 セットリセットフリップフロップ (RS-FF)
- 1 0 1 信号線駆動回路
- 1 0 2 走査線駆動回路
- 1 0 3 画素アレイ部
- 1 0 4 信号線
- 1 0 5 走査線
- 1 0 6 画素 T F T
- 1 0 7 液晶


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図6】




【図 7】




【図 8】




【図 9】




【図10】




【図11】




【図12】



【図 13】




【図 14】




468-471:チャネル形成領域
 427,429-431:第1の不純物領域
 433-437:第2の形状の不純物領域
 441,443-445:第3の不純物領域
 446,448-450:第2の不純物領域
 454-456:第4の不純物領域
 457:第1の層間絶縁膜
 458:第2の層間絶縁膜
 459-461:ソース配線
 462-464:ドレイン配線
 465:接続電極
 466、467:画素電極

【図15】




【図 16】

(A)




(B)




【図 17】


(A)



(B)




【図18】




【図 1 9】


(A)




(B)




【図 20】




【図 2 1】





【図 22】




【図 2 3】



【図 2 4】




(C) 投射装置(三板式)




(D) 光源光学系


【図 2 5】



【図 2 6】



【図 2 7】



【書類名】 要約書

【要約】

【課題】 デジタル映像信号入力に対応する画像表示装置の信号線駆動回路に占める面積の縮小とそのデジタル映像信号の入力伝送線の寄生容量、抵抗を低減する。

【解決手段】 デジタル映像信号をシフトレジスタに直接入力し直並列変換する手段と、信号線駆動回路内の記憶回路やD/A変換回路をn本（nは2以上の自然数）の信号線で共有する手段の双方を取り入れる。1水平走査期間をn個に分割し、その分割された各期間に、記憶回路やD/A変換回路がそれぞれ異なる信号線に対して処理を行う。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000153878]

1. 変更年月日 1990年 8月17日
[変更理由] 新規登録
住 所 神奈川県厚木市長谷398番地
氏 名 株式会社半導体エネルギー研究所